

Taller de
DISEÑO DIGITAL CON LÓGICA PROGRAMABLE Y VHDL

Ing. Arturo J. Miguel de Priego Paz Soldán
www.tourdigital.net
Chincha, Perú, mayo de 2015

En este curso el estudiante aprenderá a diseñar sistemas digitales a partir de descripciones en el lenguaje VHDL y a usar herramientas para simular y sintetizar los diseños con dispositivos de lógica programable.

VHDL es un lenguaje estándar de diseño electrónico para describir las funciones y el comportamiento de los circuitos lógicos utilizando varios niveles de abstracción, desde el nivel de funciones lógicas y transferencia de registros hasta el nivel algorítmico y de sistemas digitales. VHDL se utiliza principalmente para describir circuitos lógicos de mediana a alta complejidad con el propósito de sintetizarlos, mediante herramientas de diseño asistido por computador (CAD), dentro de dispositivos de lógica programable (PLD, CPLD, FPGA) o construirlos con circuitos integrados de aplicación específica (ASIC). Es un lenguaje muy potente que también puede utilizarse para simular y verificar circuitos digitales. Otros lenguajes para propósitos similares son Verilog HDL, SystemVerilog y SystemC.

METODOLOGÍA

El curso se divide en cinco secciones: introducción, lógica combinacional, lógica secuencial, ejercicios de diseño y proyecto de diseño. Cada sección comprende un número de sesiones de clases. Las tres primeras secciones (sesiones 1 a 6) ilustrarán los principios de diseño y sus aplicaciones básicas a través de ejemplos y casos de estudio. Los ejercicios de diseño (sesiones 7 y 8) reforzarán los conceptos mediante el diseño parcialmente conducido de circuitos de mediana complejidad. El proyecto de diseño, desarrollado en las sesiones 9 a 12, se planteará a partir de una necesidad u oportunidad de diseño identificada y seleccionada por los equipos de estudiantes.

TEMARIO

I. INTRODUCCIÓN (Sesión 1)

1.1. Procesos de diseño digital

Tecnologías de circuitos integrados. Dispositivos de lógica programable. Niveles de abstracción y de descripción de circuitos. Sintaxis y semántica básica del lenguaje VHDL. Introducción a las herramientas CAD. Ejemplo de diseño utilizando una tarjeta de evaluación.

1.2. Diseño con VHDL y lógica programable

Arquitecturas de circuitos de lógica programable. Métodos de descripción de circuitos. Sintaxis básica de VHDL para síntesis de circuitos. Metodología de diseño con Quartus II de Altera y ModelSim de Mentor Graphics.

1.3. Descripciones de puertas AND

Funciones AND de dos y más entradas usando IF – ELSE, WHEN – ELSE, WITH SELECT, CASE, COMPONENT, GENERIC y FOR GENERATE.

II. LÓGICA COMBINACIONAL (Sesiones 2 y 3)

2.1. Codificadores

Codificadores de prioridad
Modelos del codificador 74147 y del 74148.
Descripción estructural de codificadores.
Un detector de tecla presionada. Un medidor de nivel de agua.

2.2. Decodificadores

Decodificadores binarios.
Decodificadores 7442, 74138 y 74139 en VHDL.
Descripción estructural de un decodificador 1 de 16 líneas con codificadores 74138.
Decodificador 1 de N líneas. Decodificador de siete segmentos 7447.

2.3. Multiplexores

Multiplexores de 2, 4 y 8 entradas.
Multiplexores 74151, 74153 y 74157 en VHDL.
Descripción de multiplexores en cascada.
Multiplexor de N líneas a 1.

3.1. Comparadores

Comparadores de 1, 2 y 4 bits. Comparador 7485 (4 bits). Comparadores en cascada.
Comparador de N bits. Comparador de N dígitos.

3.2. Sumadores

Sumadores binario y BCD de N dígitos.
Restador binario.
Sumador y restador en binario y BCD.

III. LÓGICA SECUENCIAL (Sesiones 4, 5 y 6)

4.1. Latches

Latches D, SR y JK de N bits.
Modelos de latches 74279 y 7475.
Un controlador del nivel de agua en un tanque.

4.2. **Flip-flops**
Flip-flops D, JK y T. Descripción de señales síncronas y asíncronas.

Modelos del 7474A (tipo D) y 7476A (tipo JK).

4.3. **Registros**

Registros de latches y de flip-flops. Descripción estructural de registros en cascada. Registro de N bits. Registros de desplazamiento, bidireccionales y con salida de tres estados. Registros universales.

Modelos de los registros 74164, 74166 y 74194.

5.1. **Memorias**

Memorias de solo lectura (ROM) y acceso aleatorio (RAM). Inicialización y lectura de memorias ROM. Escritura de memorias RAM.

Memorias LIFO y FIFO.

5.2. **Contadores**

Contadores síncronos y asíncronos. Contadores binarios y BCD. Contador binario de N dígitos.

Contador BCD de N dígitos. Un controlador de semáforo.

6.1. **Máquinas de estados**

Máquina de Moore. Máquina de Mealy. Versiones Mealy y Moore de un filtro de rebotes de pulsadores mecánicos. Unidades de control y caminos de datos. Controlador de una máquina de ventas. Controlador de semáforo.

Controlador de ascensor. Diseño de un microprocesador.

6.2. **Sistemas Embebidos**

Diseño de sistemas digitales en un chip. Diseños de propiedad intelectual.

Introducción al codiseño de hardware y software.

IV. EJERCICIOS DE DISEÑO (Sesiones 7 y 8)

7.1. **Cronómetro para cinemática**

Diseño de un cronómetro para medir intervalos de tiempo.

7.2. **Reloj con alarmas**

Diseño de un reloj de 24 horas con alarmas programables.

7.3. **Juego de cuatro dígitos**

Diseño de un juego para adivinar un número de cuatro dígitos diferentes.

7.4. **Frecuencímetro**

Diseño de un frecuencímetro con escala autoajutable.

8. **Microprocesadores**

Diseño de un microprocesador MIPS monociclo.

V. PROYECTO DE DISEÑO (Sesiones 9 a 12)

9. **Propuesta de proyecto**

Identificación y selección de oportunidades de diseño.

Especificación de la oportunidad de diseño.

Propuesta de soluciones y selección de una solución.

Especificación de diagramas de bloques y entidades.

10. **Diseño preliminar**

Especificación de entidades y descripciones de arquitecturas.

Compilaciones, simulaciones y síntesis sobre dispositivos de lógica programable.

Asistencia, recomendaciones, guías y sugerencias de diseño digital.

11. **Revisión del diseño**

Recomendaciones generales para el diseño digital.

Asistencia, recomendaciones, guías y sugerencias para la presentación del proyecto.

12. **Presentación del Proyecto**

Presentación del reporte de diseño del proyecto y demostración del funcionamiento del prototipo ante los alumnos y profesores.